人工智能算法中softmax函数的硬件加速设计
https://github.com/9334swjtu/PYNQ_softmax
作业
[……]
第六章 FPGA硬件加速案例
发表评论
分类目录归档：数字逻辑
第五章 静态时序分析
5.1 静态时序分析入门
参考书：
Bhasker J, Chadha R. Static timing analysis for nanometer designs: A practical approach[M]. Springer Science & Business Media,[……]
第四章 逻辑综合
4.1 逻辑综合概述和基本知识
需要掌握：
- 为什么要
- 基本原理
- 提供哪些文件
- 施加哪些约束
- 产生哪些结果
回顾设计流程
概述
- 将行为描述的RTL（HDL语言） 转换到 基于工艺库的门级网表的过程
- 工具，Design Compiler（Synopsys）
- 决定电路门级结构、时序和[……]
第三章 同步电路与跨时钟电路设计
3.1 亚稳态
同步电路
由统一的全局时钟控制
- 优点：
- 保证时序收敛，避免竞争冒险
- 减少毛刺、噪声影响
- 缺点：
- 时钟偏斜 skew
- 时钟抖动 jitter
- 时钟树综合，加入大量延迟单元，增加了功耗和面积
异步电路
没有统一的全局时钟，数据传输可在任何时候发生
- 优点：
- 模块化
- 对信[……]
第二章 高质量VerilogHDL 描述方法
2.1 可综合描述原则
Verilog是硬件描述语言（hardware description language, HDL）
HDL具有硬件设计的基本概念
- 互联 connectivity
- 并发 concurrency
- 时间 time
可综合语法
- always
- if-[……]
第一章 概述（芯动力——硬件加速设计方法 ）
前言
本系列记录 MOOC 上的课程学习记录 芯动力——硬件加速设计方法
1.1 概述
产业链
- Foundry
- Fabless
- EDA
- Design Service
- IP vender
- IDM
数字芯片设计流程图
小测验
作业
1 将RTL代码转[……]
正则表达式练习 from regexone
正则表达式简介
简介
Regular expression，缩写“regex”或“regexp”。用于字符串的抽象匹配，使字符串处理更加高效。
元字符
元字符描述.句号匹配任意单个字符除了换行符。[ ]字符种类。匹配方括号内的任意字符。[^ ]否定的字符种类。匹配除了方括号里的任意字符*匹配>[……]
