5.1 静态时序分析入门
参考书:
Bhasker J, Chadha R. Static timing analysis for nanometer designs: A practical approach[M]. Springer Science & Business Media,[……]
参考书:
Bhasker J, Chadha R. Static timing analysis for nanometer designs: A practical approach[M]. Springer Science & Business Media,[……]
回顾设计流程
由统一的全局时钟控制
没有统一的全局时钟,数据传输可在任何时候发生
Verilog是硬件描述语言(hardware description language, HDL)
HDL具有硬件设计的基本概念
可综合语法
本系列记录 MOOC 上的课程学习记录 芯动力——硬件加速设计方法
产业链
数字芯片设计流程图
1 将RTL代码转[……]